檢索結果：共9筆資料 檢索策略： "方劭云".ccommittee (精準) and cadvisor.raw="方劭云"
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
使用嵌段共聚物(block copolymers, BCP)的定向組裝技術 (Directed self-assembly, DSA)已經是一項具有發展性的光刻技術，可以在集成電路上生成微小的圖像。…
2
標準元件之引腳可連接性(Pin Accessibility)在細節佈局流程(Detailed Placement)中扮演一個關鍵的角色，因此先前的研究提出了許多引腳可連接性的評估模型。然而在先進製程…
3
隨著積體電路製程不斷演進，超大型積體電路中採用混合高度元件設計已經使傳統單一高度標準元件合法化演算法變得過時。相比起較低的元件，高元件提供更大的驅動強度，但是面積和功耗也會增加。因此，現代電路經常包…
4
隨著技術節點和異質整合（heterogeneous integration）的演進，封裝設計變得日益複雜。為了最佳化時序性能和信號完整性 （signal integrity），必須使用不同間距值區…
5
在數位積體電路的設計流程結束後，工程變更命令(Engineering Change Order)可能造成某些線路開路，如電源線或接地線。由於存在著大量的障礙物，因此解決這些開路線路是一個極具挑戰性的…
6
隨著先進製程快速發展以及半導體產業的蓬勃發展，晶片大小也越來越小，因此有更多複雜的設計規則需要被遵守，而一個晶片在被下線之前必須沒有違反任何一個設計規則，這導致一個電路的可繞度就變得相對重要許多。此…
7
目前關於量子佈局合成的研究通常假設輸入的量子電路只由單量子位元與雙量子位元閘組成，然後將其映射至目標的量子電腦上。這種假設簡化了佈局合成問題，只需要確保所有受控反閘（CNOT）滿足所給的耦合圖的硬體…
8
量子電路中的佈局合成將合成電路的邏輯量子位元映射到硬體設備的物理量子位元並遵守硬體限制。現有的關於該問題的研究通常會遇到難以處理的公式複雜性，因此運行時間過長。在本文中，我們通過開發基於可滿足性模理…
9
隨著半導體製程持續的縮減，標準元件也變得更小。因此，設計規則的數量大幅增加，讓實體設計流程變得更困難，尤其是標準元件的繞線階段，很多設計規則違反可能會出現在此階段。由於複雜的設計規則和有限的繞線資源…